集成电路布图设计表现形式的有限性主要表现在以下几个方面:
1、集成电路布图设计图形的形状及其大小受到集成电路产品的电参数要求的限制。
在设计中,为了追求集成电路的耐压特征,设计者不得不将晶体管基区图形设计为圆形,这样才能减小因结晶曲率半径过小而导致电场过于集中,从而发生击穿的可能性。同样,为了提高集成电路的功率参数,相应各件图设计图形的尺寸均应增大,使之得以承受大电流的冲击。
2、布图设计还受到生产工艺技术水平的限制。
为了提高集成电路的集成密度或者为了改善其交流特性,设计时常将集成电路中各元件的图形尺寸尽可能缩小。这样布图设计中的线条宽度相对较细。但是,线条的粗细是受到生产工艺水平限制的。如果将布图设计线条设计得太细,以致工艺难度太大就将极大地影响集成电路产品的成品率和可靠性,从而使该产品丧失商业价值。相反,如果为追求功率参数而一味地扩大布图设计的面积,也会导致集成电路芯片成品率下降。因为芯片材料晶格完整程度或其晶格缺陷密度的大小与生产工艺技术水平直接相关。芯片面积越大,其中所包含的缺陷也越多,故因缺陷而导致芯片失效的概率也越大。此外,布图设计还受着‘些物理规律以及材料种类、性能等因素的制约。比如,为克服晶体管中因基区自偏压效应而导致发射极间电位高低不等的现象,设计者通常不得不在布图设计中专门加上均压图形,或称均压条,类似的情况还有不少。